

(11)Publication number:

06-119128

(43) Date of publication of application: 28.04.1994

(51)Int.CI.

G06F 3/08 G11C 17/00

(21)Application number: 04-267212

(71)Applicant: TOSHIBA CORP

(22)Date of filing:


06.10.1992

(72)Inventor: SUKEGAWA HIROSHI

(54) SEMICONDUCTOR DISK DEVICE

(57)Abstract:

PURPOSE: To increase the speed of access to the semiconductor disk device which uses a flash EEPROM. CONSTITUTION: Plural successive sector numbers are assigned crossing flash EEPROM chips 11-0-11-4 of the semiconductor disk device 10 and the contents of the assignment are held in an address conversion table 121 as address conversion information for converting a logical address from a host CPU into a real memory address. Consequently, when a host CPU specifies successive sector numbers in the same track, plural flash EEPROMs are accessed at the same time. Therefore, the speed of access to the semiconductor device 10 can be increased by the existent disk access method of the host CPU which puts successively accessed sectors together on the same track and the semiconductor disk device 10 is effectively usable as a disk substitute.



LEGAL STATUS

[Date of request for examination]

12.08.1998

[Date of sending the examiner's decision of

rejection]

Kind of final disposal of application other than

the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

3105092

Date of registration

01.09.2000

[Number of appeal against examiner's decision of

rejection]

[Date of requesting appeal age examiner's decision of rejection]
[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

FΙ

(11)特許出願公開番号

特開平6-119128

(43)公開日 平成6年(1994)4月28日

(51) Int.Cl.⁵

識別記号

庁内整理番号

技術表示箇所

G06F 3/08

H 7165-5B

G11C 17/00

C 6741-5L

審査請求 未請求 請求項の数2(全 9 頁)

(21)出願番号

特顏平4-267212

(22)出願日

平成4年(1992)10月6日

(71)出願人 000003078

株式会社東芝

神奈川県川崎市幸区堀川町72番地

(72)発明者 助川 博

東京都青梅市末広町2丁目9番地 株式会

社東芝青梅工場内


(74)代理人 弁理士 鈴江 武彦

(54)【発明の名称】 半導体ディスク装置

(57)【要約】

【目的】フラッシュEEPROMを使用した半導体ディスク装置のアクセス速度の向上を図る。

【構成】連続する複数のセクタ番号が半導体ディスク装置10のフラッシュEEPROMチップ11-0~11-4に横断して割り当てられており、その割り当ての内容が、ホストCPUからの論理アドレスを実メモリアドレスに変換するためのアドレス変換情報としてアドレス変換テーブル121保持される。このため、ホストCPUによって同一トラック内の連続するセクタ番号が指定された時に、複数のフラッシュEEPROMが同時アクセスされる。したがって、連続アクセスするセクタを同一トラックにまとめるというホストCPUの既存のディスクアクセス手法によって半導体ディスク装置10のアクセス速度を向上でき、半導体ディスク装置10をディスク代替として有効利用することが可能となる



1

【特許請求の範囲】

【請求項1】 複数のフラッシュEEPROMチップを 備えた半導体ディスク装置において、

トラック番号およびセクタ番号によって指定されるホス トシステムからの論理アドレスを、アドレス変換情報に 従って前記複数のフラッシュEEPROMチップをアク セスするための実メモリアドレスに変換するアドレス変 換手段と、

このアドレス変換手段によって変換された実メモリアド レスに従って、前記複数のフラッシュEEPROMチッ 10 プをリード/ライトアクセスするメモリアクセス手段 と、

このメモリアクセス手段によって前記複数のフラッシュ EEPROMチップが同時アクセスされるように連続す る複数のセクタ番号を前記複数のフラッシュEEPRO Mチップに横断して割り当て、その割り当て結果を前記 アドレス変換情報として保持する手段とを具備すること を特徴とする半導体ディスク装置。

【請求項2】 前記複数のフラッシュEEPROMチッ 構成情報を前記ホストシステムに呈示する手段をさらに 具備することを特徴とする請求項1記載の半導体ディス ク装置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】この発明は、電気的に一括消去の 可能な不揮発メモリであるフラッシュEEPROMを備 えた半導体ディスク装置に関する。

[0002]

【従来の技術】従来のワークステーションやパーソナル 30 コンピュータ等の情報処理装置の多くは、記憶装置とし て磁気ディスク装置を用いていた。磁気ディスク装置 は、記録の信頼性が高い、ビット単価が安いなどの利点 がある反面、装置のサイズが大きい、物理的な衝撃に弱 いなどの欠点を持つ。

【0003】すなわち、磁気ディスク装置は、磁気ヘッ ドを回転ディスク表面に走らせることによって、データ を回転ディスク上に磁気的に書き込む、あるいはそれら を読み出すという動作原理である。この回転ディスクや 磁気ヘッドといった機械的な可動部分は、装置に物理的 40 な衝撃が与えられることによって当然誤動作や故障が発 生する恐れがある。またそのような機械的可動部を必要 とする事が、装置全体のサイズを小さくする障害となっ

【0004】このため、磁気ディスク装置は、机上に固 定して使用するデスクトップタイプのコンピュータで用 いるにはあまり支障とならないが、持ち運び可能で小型 なラップトップコンピュータやノートプックコンピュー 夕においては、これらの欠点は大きな問題となる。

【0005】そこで、近年、装置のサイズが小さく物理 50 ス手段によって前記複数のフラッシュEEPROMチット

的な衝撃にも強い半導体ディスク装置に注目が集まって いる。半導体ディスク装置とは、電気的に一括消去が可 能な不揮発メモリであるフラッシュEEPROMを、従 来の磁気ディスク装置などと同様にパーソナルコンピュ ータなどの2次記憶装置として用いるものである。この 半導体ディスク装置には、磁気ディスク装置のような機 械的な可動部分がないため、物理的な衝撃による誤動作 や故障は発生しにくい。また、装置としてのサイズも小 さくなる等の利点がある。

【0006】この半導体ディスク装置をディスク代替と して使用する場合には、ホストシステムからの論理アド レスが半導体ディスク装置内の実アドレスに変換され る。この変換は、ホストシステムからの論理アドレスに よって与えられるトラック番号およびセクタ番号と、半 導体ディスク装置内のフラッシュEEPROMを選択的 にアクセスするための実メモリアドレスとを対応付ける ことによって行なわれる。

【0007】しかしながら、ホストシステムからのトラ ック番号およびセクタ番号をどのように内部的な実メモ プに割り当てられた1トラック当たりのセクタ数を示す 20 リアドレスに対応させるかについては、その手法は確立 されてない。

> 【0008】このため、半導体ディスク装置の場合に は、同一トラック内に連続データを配置することによっ てトラック渡りの頻度を極力押さえるというホストシス テムの従来のディスクアクセス手法を有効に利用するこ とができない。

[0009]

【発明が解決しようとする課題】従来では、ホストシス テムの従来のディスクアクセス手法を適用することがで きず、半導体ディスク装置をディスク代替として有効利 用することが困難であった。

【0010】この発明はこのような点に鑑みてなされた もので、同一トラック内の連続するセクタ番号が指定さ れた時に複数のフラッシュEEPROMが同時アクセス されるように構成し、連続アクセスするセクタを同一ト ラックにまとめるというホストシステムの既存のディス クアクセス手法を有効利用することができる半導体ディ スク装置を提供することを目的とする。

[0011]

【課題を解決するための手段および作用】この発明は、 複数のフラッシュEEPROMチップを備えた半導体デ ィスク装置において、トラック番号およびセクタ番号に よって指定されるホストシステムからの論理アドレス を、アドレス変換情報に従って前記複数のフラッシュE EPROMチップをアクセスするための実メモリアドレ スに変換するアドレス変換手段と、このアドレス変換手 段によって変換された実メモリアドレスに従って、前記 複数のフラッシュEEPROMチップをリード/ライト アクセスするメモリアクセス手段と、このメモリアクセ .3

ブが同時アクセスされるように連続する複数のセクタ番 号を前記複数のフラッシュEEPROMチップに横断し て割り当て、その割り当て結果を前記アドレス変換情報 として保持する手段とを具備することを特徴とする。

【0012】この半導体ディスク装置においては、連続 する複数のセクタ番号が前記複数のフラッシュEEPR OMチップに横断して割り当てられており、その割り当 ての内容がホストシステムからの論理アドレスを実メモ リアドレスに変換するためのアドレス変換情報として保 持される。このため、ホストシステムによって同一トラ 10 ック内の連続するセクタ番号が指定された時に、複数の・ フラッシュEEPROMが同時アクセスされる。したが って、連続アクセスするセクタを同一トラックにまとめ るというホストシステムの既存のディスクアクセス手法 によって半導体ディスク装置のアクセス速度を向上で き、半導体ディスク装置をディスク代替として有効利用 することが可能となる。

[0013]

【実施例】以下、図面を参照してこの発明の実施例を説 明する。

【0014】図1にはこの発明の一実施例に係わる半導 体ディスク装置の構成が示されている。この半導体ディ スク装置10は、ハードディスク装置やフロッピーディ スク装置の代替としてパーソナルコンピュータの2次記 憶装置として使用されるものであり、例えば、PCMC I Aインターフェース、または I DEインターフェース を有する。この半導体ディスク装置10は、データ記憶 用素子としてフラッシュEEPROM11-0~11-4を備えている。

【0015】 これらフラッシュ EEPROMチップ11 30 -0~11-4においては、書き込みや消去を行う際に 扱うデータ量に最低単位が定まっており、その単位分の データが一括して扱われる。ここでは、一例として、フ ラッシュEEPROM11-0~11-4は、256パ イトのページ単位でデータ書き込みを行なえ、データ消 去単位が4Kパイトのプロック単位である場合を想定す る。この場合、これらフラッシュEEPROMとして は、NAND型のフラッシュEEPROMを使用するこ とが好ましい。

【0016】また、この半導体ディスク装置10は、ア 40 クセスコントローラ12、ホストインターフェースコン トローラ13、ホストインターフェース14、およびデ ータパッファ15を備えている。アクセスコントローラ 12は、ホストインターフェース14およびホストイン ターフェースコントローラ13を介してホストCPUか ら供給されるディスクアクセス要求に応じて、フラッシ ュEEPROMチップ11-0~11-4をアクセス制 御する。

【0017】このアクセスは、フラッシュEEPROM チップの動作モードをコマンドによって指定するコマン 50 ~11-4からの読み出しデータを保持する。アクセス

ド方式で実現できる。すなわち、アクセスコントローラ 12は、まず、フラッシュEEPROMチップの動作モ ード(ライト、リード、消去、ベリファイ等)をデータ によって指定し、次いでアクセス位置を示すアドレス (ライトモードの時は、アドレスおよびライトデータ) をフラッシュEEPROMチップに供給する。フラッシ ュEEPROMチップには、例えば256パイトの入出 カレジスタが設けられている。このため、例えばライト モードにおいては、そのレジスタにライトデータがアク セスコントローラ12によって転送された後は、フラッ シュEEPROMチップ内部でライト動作が実行される ので、アクセスコントローラ12はそのライトアクセス の制御から解放される。

【0018】 このアクセスコントローラ12には、アド レス変換テーブル121が設けられている。アドレス変 換テープル121には、ホストCPUからの論理アドレ ス (トラック番号、セクタ番号) とフラッシュEEPR OMチップ11-0~11-4をアクセスするための実 アドレスとの対応関係が定義されている。この場合、同 20 一トラック内の連続するセクタ番号は、フラッシュEE PROMチップ11-0~11-4に横断配置されてい

【0019】ホストインターフェース14は、ホストシ ステムパスに接続可能なハードディスク装置と同様に例 えばIDEインターフェースに準拠した40ピンのピン 配置、またはICカードスロットに装着可能なICカー ドと同様に例えばPCMCIAインターフェースに準拠 した68ピンのピン配置を有している。

【0020】ホストインターフェースコントローラ13 は、ホストインターフェース14とアクセスコントロー ラ12間のインターフェースとして使用されるものであ り、実トラック・セクタ数レジスタ131、アクセス先 **顕位置レジスタ132、データレングスレジスタ13** 3、およびデータレジスタ134を備えている。これら レジスタは、ホストCPUによってリード/ライト可能

【0021】実トラック・セクタ数レジスタ131は、 フラッシュEEPROMチップ11-0~11-4に割 り当てられた1トラック当たりのセクタ数を示す情報を 保持する。この情報は、ホストCPUによってリードさ れる。アクセス先頭位置レジスタ132には、ホストC PUによって指定されるアクセス先頭位置論理アドレス がライトされる。データレングスレジスタ133には、 ホストCPUによって指定されるデータレングスを示す データがライトされる。データレジスタ134には、ホ ストCPUから入力されるライトデータまたはホストC PUに出力されるリードデータが設定される。

【0022】データパッファ15は、ホストCPUから 送られてきたライトデータやフラッシュメモリ11-0 5

コントローラ12は、フラッシュEEPROM11-0~11-4の選択、およびその選択したフラッシュEEPROMに対するデータのリード/ライト制御等を行なう。この場合、アクセスコントローラ12は、アドレス変換テーブル121から出力されるメモリチップ番号に対応するフラッシュEEPROMを選択するために、フラッシュEEPROM11-0~11-4にチップ選択信号CS-0~CS-4を選択的に供給する。また、アクセスコントローラ12は、アドレス変換テーブル121から出力されるメモリアドレスを先頭アドレスとして10発生し、そしてホストCPUから送られてきたデータサイズ分のデータのリード/ライト動作が実行されるように、その先頭アドレスを順次カウントアップする。次に、図2を参照して、フラッシュEEPROM11-0~11-4に対するアドレス割りての原理を説明する。

【0023】図2において、[]は書き込み単位を表しており、[]内の左側の数字00,01,02.03,04,05…はホストCPUから見たトラック番号、右側の数字00,01,02.03,04…はホストCPUから見たセクタ番号を示している。

【0024】このように、フラッシュEEPROM11-0~11-4の巻き込み単位には、それらフラッシュEEPROM11-0~11-4に横断してホストCPUから見た同ートラックの連続するセクク番号が割り当てられる。これにより、ホストCPUが同一トラック内の連続する5つのセクタに対して書き込み指示した場合には、フラッシュEEPROM11-0~11-4が同時に書き込み駆動され、これによって5つのセクタに対する書き込み処理が同時実行される。

【0025】図3には、フラッシュEEPROM11-300の書き込み単位/消去単位が示されている。図示のように、フラッシュEEPROM11-0は、その消去プロックのサイズが4Kパイトであり、その4Kパイトの各消去プロック内では256パイトのページ単位で書き込みが実行されるように構成されている。通常、1セクタのデータサイズは512パイトであるので、ここでは、2ページで1セクタが構成される。また、ここでは、フラッシュEEPROM11-0が、16Mビット(4Kパイト×256)のメモリチップである場合が想定されている。

【0026】このフラッシュEEPROM11-0においては、例えば、第1の消去プロックを一旦消去した後においては、256パイト単位のデータ書き込みを、消去動作なしで最大16回行なうことができる。つまり、8セクタ分のデータ書き込みを、消去動作なしで行なうことができる。

【0027】次に、図4および図5を参照し、フラッシュEEPROM11-0~11-4が全て図3のように 構成されている場合におけるそれらフラッシュEEPR OM11-0~11-4に対する実際のアドレス割り当 50

ての一例を説明する。

【0028】図4に示されているように、各フラッシュ EEPROM11-0~11-4の消去プロックの4K パイトには、連続する8個のセクタが割り付けられる。 そして、フラッシュEEPROM11-0~11-4の 対応する5個の消去プロックによって1トラックが構成 されている。

【0029】この場合、図5から明らかなように、フラ ッシュEEPROM11-0の第1消去プロックにはト ラック0のセクタ0~セクタ7が割り付けられ、フラッ シュEEPROM11-1の第1消去プロックにはトラ ック0のセクタ8~セクタ15が割り付けられ、フラッ シュEEPROM11-2の第1消去プロックにはトラ ック0のセクタ16~セクタ23が割り付けられ、フラ ッシュEEPROM11-3の第1消去プロックにはト ラック0のセクタ24~セクタ31が割り付けられ、フ ラッシュEEPROM11-4の第1消去プロックには トラック0のセクタ32~セクタ39が割り付けられ る。この割付けにおいては、1トラック当たりのセクタ 20 数は40セクタとなり、1トラックは20Kパイト(5 12パイト×40) となる。図6には、このようなアド レス割付けが成されている場合におけるアドレス変換回 路テーブル121の構成例が示されている。

【0030】図示のように、変換テーブル121には、ホストCPUによって指定される論理アドレス(トラックNO,、セクタNO,)とフラッシュEEPROM11-0~11-4をアクセスするための実メモリアドレス(チップNO、プロックNO、ページNO)との対応が定義されている。チップNO#0は、フラッシュEEPROM11-0を示し、チップNO#1はフラッシュEEPROM11-1を示し、またチップNO#4はフラッシュEEPROM11-4を示している。

【0031】この変換テーブル121を使用した場合、 例えば、ホストCPUによってトラック0のセクタ0が 指定された時は、アクセスコントローラ12によってフ ラッシュEEPROM11-0に対応するチップ選択信 号CS-0がアクティブステートに設定される。この結 果、フラッシュEEPROM11-0がアクセス可能と なり、フラッシュEEPROM11-0のプロック0の 40 ページ0, ページ1がリードまたはライトアクセスされ る。同様に、ホストCPUによってトラック0のセクタ 32が指定された時は、アクセスコントローラ12によ ってフラッシュEEPROM 11-4に対応するチップ 選択信号CS-4がアクティブステートに設定される。 この結果、フラッシュEEPROM11-4がアクセス 可能となり、フラッシュEEPROM11-4のプロッ ク0のページ0、ページ1がリードまたはライトアクセ スされる。次に、図7を参照して、半導体ディスク装置 10のデータ書き込み動作を説明する。

【0032】ここでは、ホストCPUによってトラック

0のセクタ0がアクセス先頭位置として指定され、デー タサイズが12Kパイトの場合を想定する。この場合、 トラック0のセクタ0からトラック0のセクタ23まで がライトアクセス対象となる。トラック0のセクタ0は フラッシュEEPROMチップ11-0のプロック0の ページ0、ページ1に対応し、トラック0のセクタ23 はフラッシュEEPROMチップ11-2のプロック0 のページ143、ページ15に対応する。従って、フラ ッシュEEPROMチップ11-0~11-2それぞれ のプロック 0 がライトアクセス対象となる。

【0033】まず、ホストCPUからアクセスコントロ ーラ12を介してデータパッファ15に12Kパイト (24セクタ分) のデータが転送される。この転送期間 においては、フラッシュEEPROMチップ11-0~ 11-2それぞれのプロック0についての消去動作が実 行される。

【0034】次いで、データパッファ15に格納されて いる最初の256パイトのデータ(セクタ0の最初の1 /2のデータ)が、アクセスコントローラ12によって フラッシュEEPROMチップ11-0内のレジスタに 20 転送される(P1)。そして、フラッシュEEPROM チップ11-0がライトモードで動作し、プロック0、 ページ0の書き込み動作が実行される。このフラッシュ EEPROMチップ11-0のライト動作の期間中は、 アクセスコントローラ12によるチップ11-0の動作 制御は不要である。

【0035】このため、アクセスコントローラ12は、 フラッシュEEPROMチップ11-0へのデータ転送 を終了すると、今度は、フラッシュEEPROMチップ 11-1へのデータ転送を開始する。この場合、フラッ 30 シュEEPROMチップ11-1のプロック0のページ 0はセクタ8の最初の1/2に相当するので、セクタ8 の1/2のデータがアクセスコントローラ12によって フラッシュEEPROMチップ11-1内のレジスタに 転送される(P2)。そして、フラッシュEEPROM チップ11-1がライトモードで動作し、プロック0、 ページ0の書き込み動作が実行される。このフラッシュ EEPROMチップ11-1のライト動作の期間中も、 アクセスコントローラ12によるチップ11-1の動作 制御は不要である。

【0036】次いで、アクセスコントローラ12は、フ ラッシュEEPROMチップ11-1へのデータ転送を 終了すると、フラッシュEEPROMチップ11-2へ のデータ転送を開始する。この場合、フラッシュEEP ROMチップ11-2のプロック0のページ0はセクタ 16の最初の1/2に相当するので、セクタ16の1/ 2のデータがアクセスコントローラ12によってフラッ シュEEPROMチップ11-2内のレジスタに転送さ れる(P3)。そして、フラッシュEEPROMチップ 11-2がライトモードで動作し、プロック0、ページ 50 ス割り当ての具体例を説明する図。

0の書き込み動作が実行される。

【0037】この後、アクセスコントローラ12は、フ ラッシュEEPROMチップ11-0のライト動作が終 了するのを待って、セクタ0の残りの1/2のデータを フラッシュEEPROMチップ11-0のレジスタに転 送する。

【0038】このようにして、フラッシュEEPROM チップ11-0~11-2に対するデータ転送、および それらフラッシュEEPROMチップ11-0~11-10 2のライト動作が実質的に同時実行される。

【0039】以上のように、この実施例においては、連 続する複数のセクタ番号がフラッシュEEPROMチッ プ11-0~11-4に横断して割り当てられており、 その割り当ての内容が、ホストCPUからの論理アドレ スを実メモリアドレスに変換するためのアドレス変換情 報としてアドレス変換テーブル121保持される。この ため、ホストCPUによって同一トラック内の連続する セクタ番号が指定された時に、複数のフラッシュEEP ROMが同時アクセスされる。したがって、連続アクセ スするセクタを同一トラックにまとめるというホストC PUの既存のディスクアクセス手法によって半導体ディ スク装置10のアクセス速度を向上でき、半導体ディス ク装置10をディスク代替として有効利用することが可 能となる。

【0040】また、前述のアドレス割り当てによって決 定される1トラック当たりのセクタ数は実トラック・セ クタ数レジスタ131に格納されており、その実トラッ ク・セクタ数レジスタ131の情報がホストCPUによ って読み取られるので、ホストCPUは半導体ディスク 装置10の構成に適合した形でアクセス指定することが できる。

[0041]

【発明の効果】以上詳記したようにこの発明によれば、 同一トラック内の連続するセクタ番号が指定された時に 複数のフラッシュEEPROMが同時アクセス可能とな るので、連続アクセスするセクタを同一トラックにまと めるというホストシステムの既存のディスクアクセス手 法を有効利用することができる。

【図面の簡単な説明】

【図1】この発明の一実施例に係る半導体ディスク装置 40 の構成を示すプロック図。

【図2】同実施例の半導体ディスク装置に設けられてい る複数のフラッシュEEPROMチップに対するアドレ ス割り当ての原理を説明するための図。

【図3】同実施例の半導体ディスク装置に設けられてい るフラッシュEEPROMチップのデータ書き込み単位 /消去単位の一例を説明するための図。

【図4】同実施例の半導体ディスク装置に設けられてい る複数のフラッシュEEPROMチップに対するアドレ

10

【図5】同実施例の半導体ディスク装置に設けられている複数のフラッシュEEPROMチップに対するアドレス割り当ての具体例を説明する図。


【図6】同実施例の半導体ディスク装置に設けられているアドレス変換テーブルの構成例を示す図。

【図7】同実施例の半導体ディスク装置のデータ書き込み動作を説明するための図。


【符号の説明】

10…半導体ディスク装置、11-0~11-4…フラッシュEEPROM、12…アクセスコントローラ、13…ホストインターフェースコントローラ、14…ホストインターフェース、15…データパッファ、121…アドレス変換テーダル。

【図1】




【図2】




[図3]

【図6】



[図4]



【図5】

